TTL逻辑电路多余的输入端该如何处理？能否悬空？
TTL电路中的TTL是Transistor-Transistor-Logic的英文缩写，指的是晶体管逻辑电路。
TTL逻辑电路，内部是由晶体三极管电路组成的，其输入端由发射极输入，根据TTL电路的特性可知，只有当输入电压小于三极管的阈值电压UTH时，三极管才导通，也就是说输入低电平时三极管才导通；当输入高电平时，由于BE无压差或压差小于UTH，三极管截止。由三极管的阻抗特性可知，当输入端串联电阻时，会影响TTL电路的输入电压，当输入端串联电阻大于1kΩ时，即使串联电阻后接地，其输入端的电压相当于高电平，三极管是截止的。也就是说，即使输入端悬空，也相当于认为高电平状态。
因此，TTL电路多余的输入端的处理方式为：
（1）与门、与非门：多余的输入端输入高电平对逻辑功能无影响，可做以下方式处理：①将多余的输入端串联限流电阻接高电平（电源VCC）；②多余的输入端与有用的输入端并联使用，比如3输入端的与门电路只是用两个，可将第三个没有使用的输入端与1或2并联使用；③多余的输入端直接悬空，由TTL电路可知，直接悬空也是相当于输入高电平的，因此可直接悬空；④多余的输入端串联大于1kΩ的电阻接地，串联大于1kΩ的电阻接地也是相当于输入高电平，因此，从原理上来说也是可以。但是为了提高电路可靠性，提高TTL电路的抗干扰能力，最好不要采用直接悬空或串联大于1kΩ的电阻接地的方法。
（2）或门、或非门：多余的输入端输入低电平对逻辑功能无影响，可做以下方式处理：①接低电平（地）；②串联小于1kΩ电阻接地。注意：串联电阻应远小于1kΩ以提高抗干扰能力。最好方法直接接地即可。这时多余的输入端是不允许悬空的，悬空相当于高电平就会影响逻辑功能。
拓展：CMOS逻辑电路多余的输入端是绝对不允许悬空处理的！
CMOS逻辑电路，内部是由MOS管电路组成的，MOS管是压控元件，其控制端电流很小，输入阻抗极高，多余的输入端悬空很容易受到外界的干扰。
总结：TTL逻辑电路多余的输入端在不影响逻辑功能的的情况下是可以悬空处理的，但是为了养成习惯和提高电路可靠性，输入端最好不要悬空；而CMOS逻辑电路多余的输入端完全不允许悬空处理，会直接受到干扰而影响功能。
以上是本人观点，大家有什么看法，欢迎留言，谢谢
